文章 ID: 000075796 内容类型: 错误讯息 上次审核日期: 2013 年 09 月 26 日

错误:找不到具有以下特征的位置:OCT_CAL_BLOCK_ID

环境

  • 英特尔® Quartus® II 订阅版
  • 带有 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Quartus® II 软件版本 12.1 中编译具有多个基于 UniPHY 的 DDR2 或 DDR3 内存控制器的设计时,可能会遇到以下错误:

    错误:引脚非法约束到区域 (X1, Y1) 到 (X2, Y2): 区域中没有有效位置

    信息 : 引脚名称: mem_ck

    信息:I/O 键盘被限制为位置PIN_NUM,原因如下:用户位置限制 (PIN_NUM)

    错误:找不到符合以下条件的地点:2 个OCT_CAL_BLOCK_ID(1 个受影响的位置)

    信息:包含 PIN_NUM 的引脚

    产生错误的原因是mem_ck引脚被分配到错误的 OCT 终端控制模块。

    解决方法

    解决方法是将以下终止控制块赋值添加到 QSF 文件或赋值编辑器中:

    set_instance_assignment -name TERMINATION_CONTROL_BLOCK “<hierarchy>|altera_mem_if_oct_stratixv:oct0|sd1a_0” -to mem_ck*

    该问题已在 Quartus® II 软件 14.1 版本中修复。

    相关产品

    本文适用于 18 产品

    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。