说明
由于 PCIe Hard IP PMA 出现问题，该链接可能会卡在 Detect.Active 状态下。
这是因为收发器接收器检测逻辑，如果连续两个 TxDetectRx 的低周期小于 544 ns，则不会将 PIPE 接口上的 PHYSTATUS 脉冲返回到硬 IP 核。
此问题会影响Stratix® IV GX、Stratix® IV GT 和 Arria® II GX 设备。
解决方法
手动更改硬 IP 重置逻辑，以至少为我们 1 人表明该 crst 和 srst 信号。
您可以使用以下文件查看Avalon®流式传输和Avalon®内存映射接口所需的更改，以满足上述要求。
- top_rs_hip （.v）：添加的重置逻辑可以在 181-211 行找到。 将这些行放在_rs_hip.v 文件中，用于Avalon流传输接口。
- pcie_compiler_0 （.v） ：在 648-684 行上可以找到添加的重置逻辑。 为Avalon内存映射接口将这些行放在实例文件中。
- pcie_compiler_0 （.vhd）： 添加的重置逻辑可以在 775-810 行上找到。 为Avalon内存映射接口将这些行放在实例文件中。