基本要素

状态
Launched
发行日期
2009
光刻
60 nm

资源

逻辑元素 (LE)
50000
结构和 I/O 相锁环路 (PLL)
8
最大嵌入式内存
2.502 Mb
数字信号处理 (DSP) 区块
140
数字信号处理 (DSP) 格式
Multiply
硬内存控制器
外部内存支持 (EMIF)
DDR, DDR2, SDR

I/O 规格

最大用户 I/O 计数
310
I/O 标准支持
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, Differential SSTL, Differential HSTL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS, PPDS
最大 LVDS 对
98
最大 NRZ 收发器
8
最大 NRZ 数据速率
3.124 Gbps
收发器协议硬 IP
PCIe Gen1

先进技术

FPGA 比特流安全
模拟到数字转换器

封装规格

封装选项
F484, F672

补充信息

其他信息 URL