基本要素

产品集
Stratix® V GS FPGA
状态
Launched
发行日期
2010
光刻
28 nm

资源

逻辑元素 (LE)
457000
自适应逻辑模块 (ALM)
172600
自适应逻辑模块 (ALM) 寄存器
690400
结构和 I/O 相锁环路 (PLL)
24
最大嵌入式内存
44.27 Mb
数字信号处理 (DSP) 区块
1590
数字信号处理 (DSP) 格式
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
硬内存控制器
外部内存接口 (EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

I/O 规格

最大用户 I/O 数量
696
I/O 标准支持
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
最大 LVDS 对
348
最多不归零 (NRZ) 收发器
36
最大不归零 (NRZ) 数据速率
14.1 Gbps
收发器协议硬 IP
PCIe Gen3

封装规格

封装选项
F1152, F1517