基本要素

产品集
MAX® V CPLD
状态
Launched
发行日期
2010
光刻
180 nm

资源

逻辑元素 (LE)
80
等效宏单元
64
管脚到管脚延迟
7.5 ns
用户闪存
8 Kb
逻辑可转换内存

特性

内部振荡器
快速上电复位
边界扫描 JTAG
JTAG ISP
快速输入寄存器
可编程寄存器上电
JTAG 转换器
实时 ISP
多电压 I/O†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
I/O 功耗组
2
启用最大输出
54
LVTTL/LVCMOS
仿真 LVDS 输出
施密特触发器
可编程的回转率
可编程的上拉电阻
可编程 GND 引脚
开漏输出
总线保持

封装规格

封装选项
M64, M68, E64, T100
封装大小
4.5mm, x 4.5mm, 5mm x 5mm, 9mm x 9mm, 16mm x 16mm

补充信息

其他信息 URL