您可以使用几种方式轻松搜索整个 Intel.com 网站。
您也可以尝试使用以下快速链接查看最受欢迎搜索的结果。
不建议本网站使用您正在使用的浏览器版本。请考虑通过单击以下链接之一升级到最新版本的浏览器。
MAX® V CPLD 具有独特的非易失性架构,提供低功耗和片上功能。
另请参阅:FPGA 设计软件、设计商店、下载、社区和支持
逻辑元素(LE)转换为 RAM、片上振荡器、1.2-V LVCMOS 和 LVDS 输出支持。
起价不到 1 美元。架构集成了以前在单独逻辑 ASSP 中实现的外部功能,从而降低了系统总成本。由于设备只需要一个电源 (Vcc-core),因此降低了总物料清单 (BOM) 成本。
静态功耗低至 45 µW,延长了电池使用寿命。
进行 I/O 解码,以低成本有效增强其他标准设备的 I/O 功能。
以尽可能低的成本转换不兼容器件之间的总线协议和电压。
管理电路板上其他设备的上电顺序和监控。
控制电路板上其他设备的配置或者初始化。
通过脉冲宽度调制器 (PWM) 实现模拟标准器件(灯光、声音或者运动)的数字控制,而不需要数模转换器 (DAC)。
了解关于 Altera® FPGA 设备的更多详情,例如开发板、知识产权和支持等。
培训、文档、下载、工具和支持选项资源中心。
开始使用我们的 FPGA,利用 Altera 验证的硬件和设计,加速您的产品上市时间。
利用 Altera 验证的广泛 IP 内核和参考设计组合,缩短您的设计周期。
探索 Quartus Prime 软件和一套提高生产力的工具,帮助您快速完成软硬件设计。
联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。
立即联系 Altera® 授权总代理。