Viterbi 英特尔® FPGA IP 核

Viterbi 英特尔 FPGA IP 核可生成高性能、软决策 Viterbi 知识产权 (IP) 功能，进而利用这些功能实现众多标准 Viterbi 解码器。

阅读 Viterbi IP 核用户指南 ›

Viterbi 英特尔® FPGA IP 核

Viterbi 解码（也被称为最大似然解码或前向动态编程）是使用渐进式最优解码技术对卷积码进行解码的最常见方式。基本形式的 Viterbi 解码是一种有效、递归的算法，它执行的是一种最佳穷举搜索。卷积编码器和 Viterbi 解码器通常配合使用，以便在嘈杂的信道上进行纠错。例如，对通信通道进行纠错。

特性

Viterbi 英特尔 FPGA IP 核的功能包括：

  • 具有以下特点的高速并行架构
  • 性能超过 240 Mbps
  • 完全并行操作
  • 增强的块解码和连续解码
  • 低速到中速混合架构
  • 可配置的加-比-选 (ACS) 单元数量
  • 基于内存的架构
  • 广泛的性能和逻辑区域
  • 完全参数化的 Viterbi 解码器，包括：
  • 编码位的数量
  • 约束长度
  • 软位的数量
  • 回溯长度
  • 每个编码位的多项式
  • 可变约束长度
  • 调制支持
  • Trellis 编码调制 (TCM) 选项
  • 模拟和验证
  • 用于验证解码器的 VHDL 测试平台
  • 用于英特尔® FPGA 支持的 VHDL 和 Verilog HDL 模拟器的知识产权 (IP) 功能模拟模型
  • 接口和工具
  • Avalon® Streaming 接口
  • 面向英特尔® FPGA 的 DSP Builder

更多资源

查找知识产权

寻找满足您需求的 Altera® FPGA 知识产权核。

技术支持

有关此 IP 内核的技术支持，请访问支持资源或英特尔® 高级支持。您还可以在知识中心和社区中搜索有关此功能的相关主题。

知识产权评估和购买

Altera® FPGA 知识产权核的评估模式和购买信息。

知识产权基础套件

免费 Altera® FPGA IP 核许可，并具有 Quartus® Prime 标准或专业版软件的有效许可。

设计示例

下载 Altera® FPGA 设备的设计示例和参考设计。

联系销售人员

联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。

显示更多 显示较少
比较产品