Turbo 英特尔® FPGA IP

前向纠错 (FEC) 信道编码通常会提高无线通信系统的能效。Turbo 码适用于 3G 和 4G 移动通信和卫星通信。你可以在其他应用中使用 Turbo 码，这些应用要求在带宽或延迟受限的通信链路上，在存在数据破坏噪声的情况下进行可靠的信息传输。 4G Turbo-V 英特尔® FPGA IP 包含面向 vRAN 的下行链路和上行链路加速器，并包含 Turbo 英特尔® FPGA IP。

Turbo 英特尔® FPGA IP 用户指南 ›

Turbo-V 英特尔® FPGA IP 用户指南 ›

Turbo 英特尔® FPGA IP

Turbo-V 英特尔® FPGA IP 下行链路和上行链路加速器概述。

产品特性

IP 功能（下行链路加速器）

  • 码块循环冗余码 (CRC) 附件
  • Turbo 编码器
  • 速率匹配器带有：
    • 子块交织器
    • 位收集器
    • 位选择器
    • 位修剪器
  • 以奇偶校验信息的形式为数据增加冗余

IP 功能（上行链路加速器）

  • 子块去交织器
  • 采用 CRC 校验的 Turbo 解码器
  • 利用冗余来纠正合理数量的通道错误

性能规范

  • 3GPP LTE 兼容，支持 40 至 6,144 的块大小

用户和系统接口

  • Avalon®-Streaming (Avalon-ST) 输入和输出接口

调试和测试功能

  • 提供 C 和 MATLAB 位精确模型，用于性能模拟和 RTL 测试矢量生成
  • 提供测试平台和示例设计

IP 状态

订购代码 状态
Turbo : IP-TURBO 生产
Turbo-V : IP-TURBOV 生产
查看全部 显示较少

更多资源

查找知识产权

寻找满足您需求的 Altera® FPGA 知识产权核。

技术支持

有关此 IP 内核的技术支持，请访问支持资源或英特尔® 高级支持。您还可以在知识中心和社区中搜索有关此功能的相关主题。

知识产权评估和购买

Altera® FPGA 知识产权核的评估模式和购买信息。

知识产权基础套件

免费 Altera® FPGA IP 核许可，并具有 Quartus® Prime 标准或专业版软件的有效许可。

设计示例

下载 Altera® FPGA 设备的设计示例和参考设计。

联系销售人员

联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。

显示更多 显示较少
比较产品