LDPC 英特尔® FPGA IP
英特尔即将停止使用 LDPC 的知识产权 (IP),有关更多信息,请参阅产品停产通知 (PDN2208)。
LDPC 英特尔® FPGA IP
5G 低密度奇偶校验
低密度奇偶校验 (LDPC) 码属于线性纠错码,可用于在嘈杂的信道上传输信息。英特尔的 5G 低密度奇偶校验 (LDPC) 英特尔 FPGA 知识产权 (IP) 核是符合第三代合作伙伴计划 (3GPP) 5G 规范的高吞吐量编码器或解码器。LDPC 码提供了更好的频谱效率,并支持为 5G 新无线接入技术 (NR) 实现高吞吐量。借助英特尔 FPGA 的灵活性,可以设计和实施各种配置,并对其进行重新设计,以支持对基本图形、码率、Z 和 LR 宽度的任何更改。
特性
所有解码器都具有:
- MATLAB 模型
- 双缓冲架构,可减少延迟,提高吞吐量
- 提前停止标准
- 以下参数:
- 输入并行化
- 解码并行化
- LLR 宽度
- 衰减系数
更多资源
查找知识产权
寻找满足您需求的 Altera® FPGA 知识产权核。
知识产权评估和购买
Altera® FPGA 知识产权核的评估模式和购买信息。
使用 Altera® FPGA IP 进行设计
了解有关使用 Altera® FPGA IP 进行设计的详细信息,这是面向 Altera® FPGA 优化的大量现成核心。
知识产权基础套件
免费 Altera® FPGA IP 核许可,并具有 Quartus® Prime 标准或专业版软件的有效许可。
设计示例
下载 Altera® FPGA 设备的设计示例和参考设计。
联系销售人员
联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。