架构
英特尔® Cyclone® 10 GX FPGA 采用列 I/O 结构，在芯片左侧配备 12.5 Gbps 收发器。垂直列中的 GPIO 位于包含 48 个 I/O 的组中，每个组都有一个高效存储控制器和 I/O 锁相环 (PLL)。每个 GPIO 组还支持多个 LVDS 对，每个对都有差分输入和输出缓冲器，使用户能够将每对 LVDS 方向上的速率都配置为 1.4 Gbps。
DSP 模块
英特尔® Cyclone® 10 GX 设备通过设备数字信号处理 (DSP) 模块中的硬核浮点运算符得到了增强。英特尔® Cyclone® 10 GX FPGA 可变精度 DSP 模块推出了全新的浮点模式，该模式可实现突破性浮点性能。
借助可用于英特尔® Cyclone® 10 GX 设备 DSP 模块的三个模式：标准精度固定点（18 位固定点乘法器）、高精度固定点（27 位固定点乘法器）和单精度浮点，设计人员可实施各种需要固定点到符合 IEEE 754 标准的双精度浮点运算的算法。硬核浮点处理支持设计人员实施性能和能效类似于固定点的浮点算法。实现该目的不会影响能效、存储区或密度，也不会损害固定点特性或功能。
外部内存接口
英特尔® Cyclone® 10 GX 设备提供了一种高效的架构，允许高达 72 位宽的 DDR3 内存接口传输速率高达 1,866 Mbps。这是为了支持小型模块化 I/O 组结构中的高水平系统带宽。这些 I/O 旨在为现有和新型外部存储器标准提供高性能支持。
与上一代 Cyclone® FPGA 相比，新架构和解决方案具有以下优势：
- 控制器中以及控制器到 PHY 的预关闭时序
- 布置引脚更容易
为了获得最大的性能和灵活性，该架构为关键接口提供了硬核存储控制器和硬核 PHY。
- 解决方案提供了完全硬化的外部存储器接口，以支持几种协议
- 设备具有混合在核心逻辑结构内的多个 I/O 列，而非在设备外设上的 I/O 组
- 单个硬核 Nios® II 处理器模块可校准某个 I/O 列中的所有存储器接口
- I/O 列由 I/O 模块组（即 I/O 组）组成
- 每个 I/O 组包含一个专用的整数 PLL (IO_PLL)、硬核存储控制器和延迟锁相环
- 与上一代 Cyclone® 设备相比，PHY 时钟树较短，仅跨越一个 I/O 组
减小 SEU
单粒子翻转 (SEU) 是宇宙辐射效应导致内部存储元件出现罕见意外的变化。状态的变化会导致软错误，对设备不会有永久损害。
英特尔® Cyclone® 10 GX FPGA 可确保高可靠性并具有特定的 SEU 缓解功能。
- 高级 SEU 检测 (ASD) 和纠正
- 通过使用自动纠正的循环冗余校验 (CRC) 清理进行错误检测
- 敏感度处理
- 分层标记
- 故障注入
- 用于表征、测试和改善您的设计
收发器 (12.5 Gbps)
英特尔® Cyclone® 10 GX 设备最多可提供 12 个低延迟的收发器通道，这些收发器通道采用集成的先进高速模拟信号调节和时钟数据恢复技术，适合用于芯片到芯片应用。
英特尔® Cyclone® 10 GX 设备为芯片到芯片通信提供每个收发器 I/O 12.5 Gbps 的最高频率。英特尔® Cyclone® 10 GX 设备还采用低成本解决方案支持更高速率的协议，如 GigE Vision、USB 3.1、CoaXPress、Camera Link、DisplayPort 1.3 和 HDMI。英特尔® Cyclone® 10 GX 设备还支持以高达 6.6 Gbps 的数据速率驱动的背板。
这种设备左侧边缘上有多列收发器 I/O 组，每组各有六个收发器通道。英特尔® Cyclone® 10 GX 设备还包括一个用于各种应用（例如，连接到外部英特尔® 处理器）的 PCI Express* Gen2 硬核 IP 模块。
Nios® II 处理器
Nios® II 处理器是全球最通用、免版税的处理器。Gartner 研究指出，它是 FPGA 行业中应用最广泛的软处理器。Nios® II 处理器具有前所未有的灵活性，可满足您的成本敏感、实时、安全关键 (DO-254)、ASIC 优化应用处理需求。
