仅对英特尔可见 — GUID： tfy1643133107598
Ixiasoft
1.1. 概述
F-tile中的动态重配置支持两种类型的解决方案 ：独立的软核IP和共享的软核IP。
独立的软核IP解决方案例化一个不同IP(例如：F-Tile Ethernet Intel® FPGA Hard IP，F-Tile CPRI PHY Intel® FPGA IP或者F-Tile PMA和FEC Direct PHY Intel® FPGA IP)的单一实例，通过结合这些不同的IP，在一组特定的收发器通道上进行重配置。软核IP逻辑对于每个实例都保持独立。除了该单一实例，您还必须配置F-Tile Dynamic Reconfiguration Suite Intel FPGA IP来执行重配置设置以及到EMIB的数据路径。
多速率软核IP通过实现资源优化，解决了独立软核IP方法的限制问题。多速率软核IP core根据控制状态寄存器(CSR)编程支持不同的Ethernet配置。
图 1. F-Tile中独立的软核IP动态重配置示例
本文档将介绍用于F-tile中动态重配置的共享的软核F-Tile Ethernet Multirate Intel® FPGA IP解决方案。