F-Tile Ethernet Multirate Intel® FPGA IP用户指南

ID 714307
日期 6/20/2022
Public
文档目录

2.8. MAC流程控制接口

MAC流程控制接口可用于一个重配置组中的每个被支持的端口。
下表显示了不同数量的端口的接口信号。i_clk_tx时钟对所有接口信号提供时钟。对于10GE/25GE通道,所有接口信号都是异步的。
表 39.  MAC流程控制接口信号的信号关于信号描述,请参考F-Tile Ethernet Intel FPGA Hard IP用户指南
端口数量 信号名称
1

Port 0:

i_p0_tx_pause

i_p0_tx_pfc[7:0]

o_p0_rx_pause

o_p0_rx_pfc[7:0]

2

Port 0:

i_p0_tx_pause

i_p0_tx_pfc[7:0]

o_p0_rx_pause

o_p0_rx_pfc[7:0]

Port 1:

i_p1_tx_pause

i_p1_tx_pfc[7:0]

o_p1_rx_pause

o_p1_rx_pfc[7:0]

4

Port 0:

i_p0_tx_pause

i_p0_tx_pfc[7:0]

o_p0_rx_pause

o_p0_rx_pfc[7:0]

Port 1:

i_p1_tx_pause

i_p1_tx_pfc[7:0]

o_p1_rx_pause

o_p1_rx_pfc[7:0]

Port 2:

i_p2_tx_pause

i_p2_tx_pfc[7:0]

o_p2_rx_pause

o_p2_rx_pfc[7:0]

Port 3:

i_p3_tx_pause

i_p3_tx_pfc[7:0]

o_p3_rx_pause

o_p3_rx_pfc[7:0]