AN 690:PCI Express Avalon-MM DMA参考设计

ID 683824
日期 5/28/2016
Public

1.7.1.1. 指定最大负载量

Device Control寄存器,位[7:5]指定当前系统的最大TLP负载量。Device Capabilities寄存器的Maximum Payload Size域,位[2:0]为Stratix V Hard IP for PCI Express IP Core的负载指定所允许的最大值。您在Avalon-MM 256-Bit Hard IP for PCI Express GUI中所指定的该只读参数,被称为Maximum Payload Size。在为当前系统确定最大TLP负载后,软件将该值记入Device Control寄存器。该值必须小于Device Capabilities寄存器Maximum Payload Size域中所指定的最大负载量。

了解PCI Express的控制流程

流程控制可确保仅当接收器具有足够缓冲空间进行接收时才发送TLP。headers和负载数据使用独立的信用。器件在发送TLP前需要有足够的header和负载信用。当完成器中的应用层接收了TLP,就释放完成器传输层中的RX缓冲空间。完成器发送流程控制更新包(FC Update DLLP)来补充启动程序中所消耗的信用。如果某器件已使用其全部信用,那么吞吐量就由发送FC Update DLLPs补充header和负载的比率来限制。流程控制更新取决于最大负载量和2个已连接器件的延迟。