仅对英特尔可见 — GUID: ewo1451333664669
Ixiasoft
2.5.2. 添加收发器PLL
25GbE IP核的目标器件是 Arria® 10 GT。 Arria® 10 GT器件需要一个外部PLL来驱动TX收发器串联时钟,以便进行编译并在硬件中正常工作。多数情况下,可与设计中的其他收发器共享相同的PLL。
图 5. PLL 配置实例通过ATX PLL IP核例化TX收发器PLL。必须始终在25GbE IP核外部例化TX收发器PLL。
可使用IP Catalog创建一个收发器PLL。
- 选择Arria 10 Transceiver ATX PLL.
- 在参数编辑器中,设置下列参数值:
- PLL output frequency设置为12890.625 MHz。收发器使用来自PLL的上升沿和下降沿输入时钟运行双边沿时钟。因此,此PLL输出频率设置支持收发器中的25.78125 Gbps数据率。
- PLL reference clock frequency设置为644.53125 MHz。
必须将ATX PLL连接到25GbE IP核如下:
- 将ATX PLL的时钟输出端口连接到25GbE IP核的tx_serial_clk输入端口。
- 将ATX PLL的pll_locked输出端口连接到25GbE IP核的tx_pll_locked输入端口。