指南：模拟输入的电路板设计
对模拟到数字信号的窜扰要求是-100 dB到2 GHz。模拟输入信号与I/O走线之间，以及模拟输入信号与FPGA I/O信号走线之间一定不要有并行布线。
- ADC呈现一个开关电容加载到驱动电路。因此，总RC常数，包括封装、走线和寄生驱动器必须小于42.4 ns。这一考虑是为了确保输入信号在采样阶段完全稳定下来。
- 如果降低总采样率，那么所需的稳定时间可计算为 0.45 ÷ FS > 10.62 × RC constant 。
- 要获得更多的总RC余量，Intel建议使驱动源阻抗尽可能低：
- 对于非预分频器通道—小于1 kΩ
- 对于预分频器通道—小于11 Ω
注： 不遵照源阻抗建议可能会影响参数，例如：总谐波失真(THD)、信号对噪声和失真比(SINAD)、差分非线性(DNL)和积分非线性(INL)。
走线
- 如有可能，在不同层上布线开关I/O走线。
- 输入信号走线阻抗没有特殊的要求。不过，输入走线的DC电阻必须尽可能低。
- 如果没有REFGND平面，尽量邻近REFGND安排模拟输入信号走线。
- 使用REFGND作为ADC输入信号的地基准。
- 对于预分频器使能的输入信号，将接地参考(ground reference)设为REFGND。如果预分频器使能的输入信号的接地参考设为普通接地(GND)，那么会降低性能。
输入低通滤波器选择
- Intel建议您布置一个低通滤波器来滤除高频噪声被混叠到输入信号。
- 尽量靠近模拟输入信号放置低通滤波器。
- 截止频率取决于模拟输入频率。Intel建议Fcutoff @ -3dB至少是两倍的输入频率。
- 您可以从Intel网站下载用于ADC前端电路板设计仿真的ADC输入SPICE模型。
| 驱动 | 电路板 | 封装 | 引脚电容 (pF) | RC 滤波器 | Fcutoff @ -3dB (MHz) | 总 RC 常数 (ns) | 稳定时间(ns) | ||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| R (Ω) | C (pF) | R (Ω) | C (pF) | R (Ω) | C (pF) | R (Ω) | C (pF) | ||||
| 5 | 2 | 5 | 17 | 3 | 5 | 6 | 60 | 550 | 4.82 | 42.34 | 42.4 |
| 10 | 2 | 5 | 17 | 3 | 5 | 6 | 50 | 580 | 5.49 | 41.48 | 42.4 |
图 8. 被动低通滤波器实例
图 9. 一阶主动低通滤波器实例此图是一个实例。您可以设计n阶主动低通滤波器。