仅对英特尔可见 — GUID： sam1414487782955
Ixiasoft
定义
了解SSN
指南：时钟和异步控制输入信号
指南：数据输入管脚
指南： MAX® 10 E144封装的时钟和数据输入信号
指南：I/O限制规则
指南：模拟到数字转换器I/O限制
指南：电压参考I/O标准限制
指南：遵守LVDS I/O限制规则
指南：对LVTTL/LVCMOS输入缓冲使能钳位二极管
指南：外部存储器接口I/O限制
指南：ADC Ground平面连接
指南：ADC参考电压引脚的电路板设计
指南：模拟输入的电路板设计
指南：关于电源引脚和ADC Ground (REFGND)的电路板设计
指南：DDR2、DDR3和LPDDR2的 MAX® 10电路板设计要求
MAX 10 FPGA信号完整性设计指南的文档修订历史
仅对英特尔可见 — GUID： sam1414487782955
Ixiasoft
MAX 10 FPGA信号完整性设计指南
| 所作的更新针对于: |
|---|
| 本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考英文版本以获取最新信息。 |
如果不解决进出FPGA的信号的完整性问题，那么当今复杂的FPGA系统设计就是不完整的。同步开关噪声 (SSN)所导致的信号失真通常会致使信号完整性降低，从而降低系统的噪声容限。
为避免信号完整性的问题，Intel建议您遵循 MAX® 10器件的设计考量，I/O布局指南和电路板设计指南，包括：
- I/O布局规则
- 电压参考I/O标准
- 高速LVDS，锁相环（PLL）和时钟
- 外部存储器接口
- 模拟到数字转换器
Intel建议在PCB布局前，在您的FPGA设计中提前执行SSN分析。
- 定义
- Understanding SSN
- 指南：时钟和异步控制输入信号
- 指南：数据输入管脚
- 指南： MAX 10 E144封装的时钟和数据输入信号
- 指南：I/O限制规则
- 指南：模拟到数字转换器I/O限制
- 指南：电压参考I/O标准限制
- 指南：遵守LVDS I/O限制规则
- 指南：对LVTTL/LVCMOS输入缓冲使能钳位二极管
- 指南：外部存储器接口I/O限制
- 指南：ADC Ground平面连接
- 指南：ADC参考电压引脚的电路板设计
- 指南：模拟输入的电路板设计
- 指南：关于电源引脚和ADC Ground (REFGND)的电路板设计
- 指南：DDR2、DDR3和LPDDR2的 MAX 10电路板设计要求
- MAX 10 FPGA信号完整性设计指南的文档修订历史