仅对英特尔可见 — GUID： bhc1432616671417
Ixiasoft
1.3.1. 配置FPGA和时钟
过程
- 运行Quartus II软件。
- 选择Tools > Programmer配置FPGA和所生成的SOF (.sof)文件。
压缩文件包括具有双通道设计的.sof文件：
- Channel 0：对板级走线串行环回分配TX/RX串行信号。
- Channel 1：分配到SFP端口的TX/RX串行信号。
- 从开发套件电路板测试系统文件夹中打开时钟控制工具(ClockControl.exe)。该时钟控制工具随开发板的的“安装套件”一起推出。
- 将10G参考时钟源Y5的目标频率设置成644.53125 MHz，将1G参考时钟源Y6的目标频率设置成125 MHz。