HPS SoC引导指南 - Cyclone V SoC开发工具

下载 PDF
ID 683265
日期 1/27/2016
Public
文档目录
文档目录 x
1. HPS SoC 引导指南 - Cyclone V SoC 开发套件
1. HPS SoC 引导指南 - Cyclone V SoC 开发套件 x
1.1. 引言 1.2. 引导概述 1.3. 引导的持续时间 1.4. 引导调试 1.5. 引导实例 1.6. 文档修订历史
1.1. 引言 x
1.1.1. 必要条件
1.2. 引导概述 x
1.2.1. 引导流程 1.2.2. 引导源 1.2.3. 引导时钟
1.2.1. 引导流程 x
1.2.1.1. Boot ROM 1.2.1.2. 预加载器 1.2.1.3. 引导加载器
1.2.2. 引导源 x
1.2.2.1. 从SD/MMC引导 1.2.2.2. 从QSPI引导 1.2.2.3. 从NAND引导 1.2.2.4. 从FPGA引导 1.2.2.5. FPGA后备引导 1.2.2.6. 热复位中从RAM引导
1.3. 引导的持续时间 x
1.3.1. 优化引导持续时间 1.3.2. 引导持续时间的测量
1.3.1. 优化引导持续时间 x
1.3.1.1. 硬件上电顺序 1.3.1.2. Boot ROM 1.3.1.3. 预加载器 1.3.1.4. 引导加载器 1.3.1.5. Linux内核 1.3.1.6. Init脚本
1.4. 引导调试 x
1.4.1. Boot ROM 1.4.2. 预加载器 1.4.3. U-Boot
1.4.2. 预加载器 x
1.4.2.1. 从ARM DS-5 AE调试预加载器
1.5. 引导实例 x
1.5.1. 存档文件内容 1.5.2. 裸机应用 1.5.3. 从SD/MMC引导 –自定义分区 1.5.4. 从SD/MMC引导 – FAT分区 1.5.5. 从QSPI 闪存引导 1.5.6. 从FPGA引导
1.5.6. 从FPGA引导 x
1.5.6.1. 概述 1.5.6.2. 硬件设计 1.5.6.3. 构建和运行实例
1. HPS SoC 引导指南 - Cyclone V SoC 开发套件

1.2.2. 引导源

根据BSEL管脚的选择，HPS可从以下其中一个源引导：

  • SD/MMC
  • QSPI
  • NAND
  • FPGA

下表介绍了可能出现的BSEL选项，及其在Cyclone V Development kit，Rev D中实际的跳线设置:

BSEL 说明 Cyclone V Dev Kit Switches（开关切换）
J28:BSEL0 J28:BSEL0 J28:BSEL0
0 保留 右侧 右侧 右侧
1 FPGA 左侧 右侧 右侧
2 1.8 V NAND - - -
3 3.3 V NAND - - -
4 1.8 V SD/MMC 闪存控制器 - - -
5 3.3 V SD/MMC 闪存控制器 左侧 右侧 左侧
6 1.8 V SPI 或 quad SPI - - -
7 3.3 V SPI 或 quad SPI 左侧 左侧 左侧

有四个引导选项:

  • 间接运行- 从闪存（SD/MMC/QSPI/NAND）引导时:
    1. Boot ROM把代码从闪存加载到OCRAM。
    2. 在此处运行代码。
  • 直接执行- 从FPGA引导时，Boot ROM直接跳转到FPGA地址空间中的一个地址。
  • FPGA后备引导- 如果被选择的引导模式失败，Boot ROM将尝试跳转到FPGA中的一个后备映像，（如果存在）。
  • RAM引导- 如果是一个Warm Boot，可设置系统管理器，因此Boot ROM 直接跳转到OCRAM中的一个位置。
二级标题