产品首页 产品规范 英特尔® FPGA
比较

  • 搜索示例

  • 您可以通过多种方式搜索我们的处理器和其他产品目录。

  • 品牌名称： 酷睿 Ultra

  • 产品编号： 6526Y

  • 订购代号： PK8072205559500

  • SPEC 代码： SRN6N

  • 代号名称： Emerald Rapids

英特尔® Cyclone® 10 10CL055 FPGA

规格

导出规格

基本要素

I/O 规格

封装规格

订购与合规

订购与规格信息

Intel® Cyclone® 10 10CL055 FPGA 10CL055YF484C8G

  • MM# 965566
  • 规格代码 SR4N7
  • 订购号 10CL055YF484C8G
  • 步进 A1
  • MDDS 配置 ID 699516,  745535

Intel® Cyclone® 10 10CL055 FPGA 10CL055YU484I7G

  • MM# 967116
  • 规格代码 SR5YQ
  • 订购号 10CL055YU484I7G
  • 步进 A1
  • MDDS 配置 ID 702192,  744684

Intel® Cyclone® 10 10CL055 FPGA 10CL055ZF484I8G

  • MM# 967117
  • 规格代码 SR5YR
  • 订购号 10CL055ZF484I8G
  • 步进 A1
  • MDDS 配置 ID 694210

Intel® Cyclone® 10 10CL055 FPGA 10CL055ZU484I8G

  • MM# 967118
  • 规格代码 SR5YS
  • 订购号 10CL055ZU484I8G
  • 步进 A1
  • MDDS 配置 ID 694297

Intel® Cyclone® 10 10CL055 FPGA 10CL055YU484C6G

  • MM# 968089
  • 规格代码 SR6SF
  • 订购号 10CL055YU484C6G
  • 步进 A1
  • MDDS 配置 ID 694847

Intel® Cyclone® 10 10CL055 FPGA 10CL055YF484C6G

  • MM# 968802
  • 规格代码 SR7D2
  • 订购号 10CL055YF484C6G
  • 步进 A1
  • MDDS 配置 ID 698489

Intel® Cyclone® 10 10CL055 FPGA 10CL055YF484I7G

  • MM# 973652
  • 规格代码 SRBJP
  • 订购号 10CL055YF484I7G
  • 步进 A1
  • MDDS 配置 ID 699977,  746309

Intel® Cyclone® 10 10CL055 FPGA 10CL055YU484C8G

  • MM# 973653
  • 规格代码 SRBJQ
  • 订购号 10CL055YU484C8G
  • 步进 A1
  • MDDS 配置 ID 699585,  744171

Intel® Cyclone® 10 10CL055 FPGA 10CL055YF484I7P

  • MM# 974707
  • 规格代码 SRC2Y
  • 订购号 10CL055YF484I7P
  • 步进 A1
  • MDDS 配置 ID 691781

Intel® Cyclone® 10 10CL055 FPGA 10CL055YU484A7G

  • MM# 999A2H
  • 规格代码 SRF4X
  • 订购号 10CL055YU484A7G
  • 步进 A1
  • MDDS 配置 ID 701149

交易合规信息

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

PCN 信息

SR7D2

SR5YS

SR5YR

SR4N7

SR5YQ

SRC2Y

SRF4X

SR6SF

SRBJQ

SRBJP

驱动程序和软件

最新驱动程序和软件

可供下载:
全部

姓名

页 / 查看全部

发行日期

首次推出产品的日期。

光刻

光刻是指用于生产集成电路的半导体技术，采用纳米 (nm) 为计算单位，可表示半导体上设计的功能的大小。

逻辑元素 （LE）

逻辑元素 （LE）是英特尔® FPGA 体系结构中最小的逻辑单元。LE 结构紧凑，提供具有高效逻辑使用的高级功能。

结构和 I/O 相锁环路 (PLL)

结构和 IO 相锁环路用于简化英特尔 FPGA 架构中时钟网络的设计和实现，以及与设备中的 IO 单元相关联的时钟网络。

最大嵌入式内存

英特尔 FPGA 设备的可编程结构中的所有嵌入式内存块的总容量。

数字信号处理 (DSP) 区块

数字信号处理 (DSP) 区块是受支持的英特尔 FPGA 设备中的数学构建模块，包含高性能乘法器和累加器，可实现各种数字信号处理功能。

数字信号处理 (DSP) 格式

根据英特尔 FPGA 设备家族，DSP 模块支持不同的格式，如硬核浮点、硬核定点、增速和累加以及仅累加。

最大用户 I/O 数量†

在最大可用封装中，英特尔 FPGA 设备中通用 I/O 引脚的最大数量。
†根据封装的不同，实际数量可能会更低。

I/O 标准支持

英特尔 FPGA 设备支持的通用 I/O 接口标准。

最大 LVDS 对

在最大可用封装中，可在英特尔 FPGA 设备中配置的最大 LVDS 对数。有关按封装类型计算的实际 RX 和 TX LVDS 对数，请参阅设备文档。

封装选项

英特尔 FPGA 设备具有不同的封装大小，不同的 IO 和收发器数，以满足客户系统需求。

更多帮助？

联系支持中心

提供的信息可随时更改而不事先通知。英特尔可以随时在不发通知的情况下修改产品生命周期、规格和产品说明。以上信息是按“原样”提供，英特尔对该信息的准确性、产品的特性、可用性、功能或列出产品的兼容性不做任何形式的声明或担保。请联系系统厂商，了解关于上述特定产品或系统的更多信息。

“英特尔分类”由出口管制分类编号 (ECCN) 和协调关税表 (HTS) 编号组成，仅用于常规、教育和规划目的。任何“英特尔分类”的使用情况均对英特尔无追索权，亦不能解释为关于 ECCN 或 HTS 的陈述或担保。贵公司作为进口商和/或出口商，应负责确定对您的交易进行正确分类。

有关产品特性和功能的正式定义，请参见数据表。

‡ 此特性并非在所有计算系统上均可用。请咨询系统供应商，以了解您的系统是否有此特性，或参考系统规格（主板、处理器、芯片、电源、硬盘、图形控制器、内存、BIOS、驱动程序、虚拟机监视器 - VMM、平台软件和/或操作系统）以了解特性兼容性。此特性的功能、性能和其它优势可能根据系统配置的不同而不同。

“宣布”的 SKU 尚未公布。请参阅上市的发布日期。