Nios® V 处理器开发者中心

1.前提条件

创建我的英特尔®帐户

• 从英特尔® 账户注册页面创建您的英特尔® 帐户。
• 使用英特尔账户，您可以提交服务请求、注册课程、下载软件、访问资源等。

设计注意事项

为何要选择 Nios® V 处理器？

Nios® V 处理器专为英特尔® FPGA 设备设计，并基于 RISC-V 规范开发。有关处理器性能基准测试等更多信息，请参阅《Nios® V 处理器参考手册》。

我应该选择哪个操作系统 (OS)？

裸机

裸机是基于应用程序的系统，无需任何操作系统支持。

裸机方式可实现：

• 对硬件进行绝对控制
• 提升效率
• 最大程度地减小尺寸（闪存和内存占用率）
• 不依赖于其他源代码或库
• 易于验证和代码覆盖率分析。

以下情况下您也可以考虑进行逻辑开发：

• 不需要多任务或多线程操作
• 正在执行板卡启动且需要单独关注每个外设
• 正在复用已作为裸机开发的现有旧版代码

要为 Nios® V 处理器开发裸机应用程序，您必须熟悉运行时功能的开发，确保您的应用程序有效地利用 CPU 子系统中的可用资源。必要条件的示例如下：

• 深入了解硬件平台
• 由于典型裸机应用程序仅使用一个核心，如果您希望充分利用 CPU 子系统，应该能够开发运行时功能，以便管理核心与缓存子系统之间的进程
• 开发管理和调度进程、处理进程间通信以及同步应用程序内事件的功能

对于您计划的项目，如果没有足够的时间来熟悉以上几点，建议您考虑使用其他替代方案。

英特尔® 硬件抽象层 (HAL) 和实时操作系统 (RTOS)

考虑到以上陈述，使用抽象层或操作系统来努力实现 Nios® V 处理器的最大性能是有意义的。

2.入门

选择目标板

我们建议在英特尔® FPGA 开发套件上启动开发，因为 Nios® V 处理器设计示例将在这些板上运行。请参阅设计考虑因素部分中关于支持的英特尔® FPGA 设备信息。

请参阅英特尔® FPGA 开发套件中关于可用板列表的信息。

安装开发工具

您将需要安装面向英特尔 FPGA 的英特尔® Quartus® Prime 软件以及 Ashling* RiscFree* IDE，以开始开发 Nios® V 处理器系统。导航至 FPGA 软件下载中心安装最新版的软件。

创建您的第一个 Nios® V 处理器系统

《Nios® V 嵌入式处理器设计手册》可向您介绍 Nios® V 处理器系统开发流程。使用面向英特尔® FPGA 的英特尔® Quartus® Prime 软件和 Ashling* RiscFree* IDE，您可以构建一个由硬件系统设计和软件程序组成的完整解决方案，该软件在 Nios® V 处理器上运行并与英特尔® 开发板上的组件通过接口连接。

3.创建您自己的项目

项目类型

Nios® V 处理器开发工具包含面向英特尔® FPGA 的板级支持包编辑器和 Ashling* RiscFree* IDE，用于构建基于 Nios® 处理器的项目。Nios® V 支持两种不同类型的项目：基于 GUI 和基于 CLI 的项目。

设计流程

下图展示了常规 Nios® V 处理器系统开发流程。

Nios® V 处理器开发流程由以下三个要素组成：

• 系统设计，包括硬件和软件
• 硬件设计
• 软件设计

开始 Nios® V 处理器开发时，首先确定系统概念并执行系统需求分析。接下来，在 Platform Designer 中创建并生成系统，并产生一个 Platform Designer 文件。Platform Designer 文件包括 Nios® V 处理器核心和标准组件。生成系统后，即可启动硬件和软件流程。

• 对于 Nios® V 处理器硬件开发，您必须：
• 根据系统要求选择目标 FPGA。请参阅设计考虑因素部分。
• 将 Platform Designer 系统与英特尔® Quartus® Prime 软件项目集成。
• 分配引脚位置。
• 配置时序要求和其他设计约束。
• 编译硬件设计后，将 .sof 文件下载到目标板。

对于 Nios® V 处理器软件开发，您必须：

• 使用面向英特尔® FPGA 的 Nios® V 处理器工具和 Ashling* RiscFree* IDE 集成开发环境开发软件。Nios® V 软件包含 HAL、外设驱动程序、用户 C/C++ 应用程序代码和自定义库。
• 构建应用程序和板级支持包 (BSP) 后，将 .elf 文件下载到目标板上的 Nios® V 处理器系统。Nios® V 处理器系统已准备好进行测试和调试。

如果在测试过程中发现您的软件不符合规范，请返回到软件流程的起始位置，检查应用程序代码、驱动程序和 BSP 以纠正任何错误，同时确保 Nios® V 处理器系统正常运行。

如果硬件不符合规范，请返回至 Platform Designer 系统定义和生成步骤，并重新启动硬件和软件流程。产生应用软件所需的关键文件是 Platform Designer 系统文件。由于此文件描述了硬件组件和连接，如果进行硬件更改，必须重新生成此文件。当软件和硬件均符合规范时，此系统即完成。

4.设计示例

有大量设计示例可帮助您入门英特尔® FPGA 产品。所有示例都可作为您自己的设计起点，并且它们可定制，以实施其他特定用例。

Nios® V 处理器英特尔® FPGA IP 提供了一系列设计示例，以开始 Nios® V 处理器旅程。

详细文档可参阅《Nios® V 处理器软件开发手册》中的 “Nios® V 处理器设计示例脚本”。

如何在英特尔 HAL、µC/OS-II RTOS 和 FreeRTOS 中运行 Nios® V 处理器“Hello World”应用程序？

• 了解如何在英特尔 HAL、μC/OS-II RTOS 和 FreeRTOS 中运行 Nios® V 处理器“Hello World”应用程序：
  • 文档： Nios® V 处理器快速入门指南
  • 设计示例： FPGA Design Store、Nios V、Hello World 设计示例

如何在 Zephyr RTOS 中运行 Nios® V 处理器“Hello World”应用程序？

• 有关如何在 V Hello World 设计示例Nios生成 Zephyr Hello World 应用程序的快速入门指南。
• Nios® V/g
  • 文档： Nios® V/g Zephyr 设计示例 - Hello World
  • 设计示例： 英特尔® Arria® 10 FPGA - 基于 Nios® V/g 处理器的 Hello World
• Nios® V/m
  • 文档： Nios® V/m Zephyr 设计示例 - Hello World
  • 设计示例： 基于 英特尔® Arria® 10 FPGA - Nios® V/m 处理器的 Hello World

如何使用 MicroC/TCP-IP 软件程序包运行 Nios® V 处理器？

• 若要了解如何使用 MicroC/TCP-IP 软件包运行 Nios® V 处理器，请参阅“Nios® V 处理器 - 使用 Micro/TCP-IP 堆栈”。
  • 文档： Nios® V 处理器 - 使用 MicroC/TCP-IP 堆栈
  • 设计示例：
    • 英特尔® Arria® 10 FPGA - 适用于 Nios® V/m 处理器的简洁插槽服务器设计
    • 英特尔® Arria® 10 FPGA - μC/OS-II RTOS，带 Iperf 面向 Nios® V/M 处理器

如何在基于 SDM 的设备中运行具有远程系统更新功能的 Nios® V 处理器？

• 若要了解如何在基于 SDM 的设备中通过远程系统更新运行 Nios® V 处理器，请参阅“基于 SDM 的设备中的 Nios® V 处理器 RSU 快速入门指南”。
  • 文档和设计示例： 基于 SDM 的设备中的 Nios® V 处理器 RSU 快速入门指南

如何用自定义指令运行 Nios® V 处理器？

• 若要了解如何使用自定义指令运行 Nios® V 处理器，请参阅“Nios® V 处理器 — 使用自定义指令”。
  
  • 文档： Nios® V 处理器 — 使用定制指令
  • 设计示例：
    • Intel Agilex® 7 FPGA - Nios® V/g 处理器上的自定义指令设计
    • Intel Agilex® 7 FPGA - Nios® V/g 处理器上的 CRC 自定义指令设计

5.更多资源