I/O 管理和电路板开发支持中心

AN775：I/O 时序信息生成指南

I/O 时序信息对 PCB 设计阶段的早期分析至关重要。生成时序参数，帮助您根据 I/O 标准和引脚布局调整设计的时序预算。

《英特尔 Quartus Prime 专业版》和《英特尔 Quartus Prime 标准版手册》中的这一章讨论 I/O 规划流程英特尔 FPGA详细介绍如何以及何时使用各种 I/O 规划工具（如引脚规划器）。它介绍了如何使用引脚规划器的早期 I/O 规划流程和自定义宏功能创建顶层 HDL 文件。它介绍了 I/O 分配和分析方法，并讨论了英特尔 Quartus Prime Pro Edition 和 英特尔 Quartus Prime Standard Edition 软件中使用电路板迹线模型进行的高级 I/O 时序分析。

《英特尔 Quartus Prime 标准版手册》中的这一章介绍了如何在 Prime 标准版软件 9.0 版和更高版本中使用 SSN 分析和优化工具英特尔 Quartus。它讨论了工具流程，并解释了在英特尔 FPGA 设计中执行准确的 SSN 分析所需的条件。它还介绍了英特尔 Quartus Prime 标准版软件 SSN 优化技术和设置。

使用 英特尔® Quartus® Prime Standard Edition 软件：简介

您将了解如何使用 Prime Standard Edition 软件英特尔® Quartus®开发英特尔 FPGA设计。您将创建一个新项目，执行用户设置和分配，编译、仿真和配置您的设备，以便查看设计在系统中的运行情况。

• 80 分钟点播培训课程

在本培训中了解 Interface Planner（过去称为蓝图），这是 英特尔® Quartus® Prime Pro Edition 软件中的一款易于使用的工具，能够利用 Fitter 的强大功能在几分钟内创建符合规范的平面图。按接口而非引线进行有保证的合法资源位置分配，缩短输入/输出规划周期。

• 39 分钟按需培训课程

查看有关 Quartus II 软件 I/O 分配工具的快速演示。您将了解如何使用 Prime 专业版软件英特尔 Quartus Interface Planner 功能。

• 4 分钟演示

介绍 Siemens EDA 和 Cadence* 对可选第三方 PCB 设计工具的支持。还包括有关 HSPICE 和 IBIS 模型信号完整性分析和仿真的信息。

Mentor Graphics* I/O Designer 软件允许您使用 Mentor Graphics* 工具支持的完整FPGA符号设计、创建、编辑和反向注释流程。

本章介绍在目标设备中高效规划和分配 I/O 引脚。在设计阶段的早期考虑 I/O 标准、引脚布置规则和您的 PCB 特性。

此文档包含设计和审查配电网络 (PDN) 的最佳实践指南分步教程和清单。

包含有关使用英特尔 FPGA 设计和布局高速电路板的信息和建议。

提供了有关高速电路板设计的一般信息。

配电网络 (PDN) 工具

易于使用的配电网络 (PDN) 设计工具是一个可与所有英特尔® FPGA 配合使用的图形化工具，用于优化板级 PDN。板级 PDN 的用途是配电并将电流从稳压模块 (VRM) 返流到 FPGA 电源，同时支持最佳收发器信号完整性和 FPGA 性能。

随着传统FPGA设计中接口工作速度的不断提高，在构建 PCB 之前，FPGA和电路板上其它设备之间的时序和信号完整性裕度必须在规格和容差范围内。

英特尔® Quartus® Prime 软件可以导出两种不同类型的 I/O 模型，它们适用于不同的仿真情况：IBIS 模型和 HSPICE 模型。

在本培训中，您将了解在使用英特尔® FPGA收发器设计高速PCB时对准确的信号完整性模拟和分析的需求。

• 14 分钟按需培训课程