EDA 合作伙伴: FPGA EDA 系统
英特尔电子设计自动化 (EDA) 生态系统可确保为您提供完整的设计解决方案,以在您的系统中设计、验证和集成英特尔® FPGAs。
系统级设计
EDA 供应商 |
产品名称 |
设计解决方案 |
---|---|---|
高级设计工具 |
||
寄存器映射管理 |
||
高级合成 |
||
高级合成 |
||
高级合成 |
||
高级设计工具 |
建立设计
产品名称 |
设计解决方案 |
|
---|---|---|
工程管理、设计输入和分析工具 |
||
设计输入,代码理解,项目管理和协作 |
合成
产品名称 |
设计解决方案 |
|
---|---|---|
逻辑综合 |
||
高级逻辑综合 |
||
时序收敛工具 |
仿真
EDA 供应商 |
产品名称 |
设计解决方案 |
---|---|---|
仿真 |
||
仿真 |
||
仿真 |
||
仿真 |
||
仿真 |
||
Metrics Cloud Simulator |
仿真 | |
仿真 |
||
Synopsys | VCS | 仿真 |
验证
EDA 供应商 |
产品名称 |
设计解决方案 |
---|---|---|
设计规则检查和时钟域交叉 (CDC) 验证 |
||
Blue Pearl | RTL检查器 |
|
约束生成器 |
||
时钟域交叉 (CDC) |
||
形式验证 |
||
约束生成器 |
||
时序例外验证 |
||
时序例外确认 |
||
等价检查 |
||
功能验证 |
||
时钟域交叉验证 |
||
时钟域交叉验证 |
||
Testbench 生成器 |
||
时序验证 |
||
面向 FPGA 设计的 RTL 分析 |
||
Lint 检查 |
||
时钟域交叉 (CDC) 验证 |
||
功能属性验证 |
||
逻辑等同检查 |
||
在系统验证和集成 RTL 调试 |
||
在系统验证 |
电路板级设计
EDA 供应商 |
产品名称 |
设计解决方案 |
---|---|---|
PCB 电路板原理图和布板 |
||
FPGA I/O 规划 |
||
SI 分析 |
||
Allegro Design Authoring |
PCB 电路板原理图 |
|
PCB 电路板原理图 |
||
PCB 电路板布板 |
||
PCB 电路板布板 |
||
是德科技(中国)有限公司 | PathWave 设计软件 | PathWave 高级设计系统 (ADS) |
FPGA I/O 规划 |
||
SI 分析 |
||
PCB 电路板原理图 |
||
PCB 电路板原理图和布板 |
||
PCB 电路板布板 |
||
PCB 电路板布板 |
||
Signal Integrity Software, Inc. (SiSoft) |
SI 分析 |
全部 EDA 合作伙伴
ACCESS 计划合作伙伴 |
系统级设计 |
建立设计 |
合成 |
仿真 |
验证 |
电路板级设计 |
ASIC 原型设计 |
设计优化 |
---|---|---|---|---|---|---|---|---|
|
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
✓ |
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
是德科技(中国)有限公司 | ✓ | |||||||
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
Signal Integrity Software, Inc. (SiSoft) |
|
|
|
|
|
|
✓ |
|
✓ |
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
✓ |
|
|