Platform Designer 教程设计示例

《Platform Designer（原名为 Qsys）系统设计教程》(PDF) 指导您以自顶而下方法构建内存测试仪系统。它引入了分层隔离和通用组件这两个新概念。它演示了一些新功能，例如将通用组件实例化为黑盒，检查系统完整性和接口要求，以及同步英特尔® Quartus® Prime Pro Edition 软件与 Platform Designer 的设备设置和知识产权 (IP) 参考。

此设计可扩展，可测试能够进行读写访问的任何 Avalon® Memory Mapped (Avalon®-MM) 从机接口，因此可以将此设计示例作为测试许多其它内存类型和接口的基础。

《Qsys 系统设计教程 - 标准版》(PDF) 提供了使用英特尔® Quartus® Prime 软件中的系统集成工具创建和验证设计的分步说明。此设计示例包括用于设计内存测试仪系统的组件。在此教程中，需要执行以下步骤：

• 使用系统集成工具中的组件创建内存测试仪设计
• 使用分层的子系统构建设计
• 对 FPGA 进行编程并计算测试仪报告的内存效率
• 使用总线功能模型 (BFM) 验证仿真中的一个设计组件
• 使用 System Console 对通过 JTAG 连接到 Avalon®-MM 桥的系统进行控制

软件要求

此设计需要英特尔® Quartus® Prime 软件，包括：

• Nios® II 嵌入式设计套件
• ModelSim* 英特尔® FPGA 或入门版软件

下载英特尔® Quartus® Prime Standard Edition 软件

下载英特尔® Quartus® Prime Pro Edition 软件

使用设计示例

• 面向英特尔® Arria® 10 FPGA 的 Platform Designer 教程设计示例 (.zip)
  • ZIP 文件包含按照 《Platform Designer 系统设计教程》中的程序进行操作所需的所有硬件和软件文件，以及已完成的设计。此设计针对的是安装了 DDR4 SDRAM 子卡的英特尔® Arria® 10 GX FPGA Development Kit。在英特尔® Quartus® Prime Pro Edition 软件 v17.0 中对设计进行测试。
• 面向英特尔® Arria® 10 FPGA 的 Qsys 教程设计示例 (.zip)
  • ZIP 文件包含已完成的设计，此设计针对的是安装了 DDR4 SDRAM 子卡的英特尔® Arria® 10 GX FPGA Development Kit。在英特尔® Quartus® Prime Standard Edition 软件 v16.1 中对设计进行测试。
• Qsys 教程设计示例 (.zip)
  • ZIP 文件包含按照 Qsys 系统设计教程中的程序进行操作以及使用设计示例所需的所有硬件和软件文件。此设计针对的是以下开发套件：
    • Nios® II Embedded Evaluation Kit (NEEK) Cyclone® III 版
    • Arria®1 II GX FPGA 开发套件
    • Stratix ® IV GX FPGA 开发套件
  • 此设计中包含的自述文件提供了如何将此设计移植到您自己的定制电路板的说明，定制电路板应符合以下电路板要求：
    • Stratix、Cyclone 或 Arria® 系列 FPGA
      • 有 12 K 逻辑单元 (LE) 或自适应查找表 (ALUT)
      • 有 128 K 存储位
    • JTAG 编程电缆连接
    • 供测试的外部内存以及采用 Avalon®-MM 从机接口的内存控制器

此设计的使用受英特尔硬件参考设计许可协议中条款和条件的管理和约束。

结构图

请参阅下面的框图，了解设计结构概述以及示例中包含的系统组件或核。