英特尔 SoC 设备中的硬核处理器系统 (HPS) 拥有 HPS 到 FPGA 的 AXI* Bridge (h2f) 接口，用于与 FPGA 核中的内存和外设进行通信。此示例在 Platform Designer（原名为 Qsys）中对 HPS 和 AXI 从机片上内存组件进行实例化，并演示了如何对设计进行仿真。此 Testbench 系统使用 Mentor Graphics* Master 总线功能模型 (BFM) 对与 FPGA 逻辑核通信的 HPS AXI Bridge 接口进行建模。
使用此设计示例
下载文件 HPS_h2f_axi_sim.zip 并解压缩内容。此设计示例需要英特尔® Quartus® Prime 软件 v13.1 或更高版本。
ZIP 文件包含以下 IP 目录和仿真目录，用于运行仿真并查看结果：
- 名为 HPS_h2f_axi_sim.qsys 的顶层 Qsys 系统
- ip/ 目录中的 AXI 从机内存文件
- HPS_h2f_axi_simulation_example/ 目录下的仿真文件，如下所示：
- testbench/mentor/ - 包含使用 ModelSim* 运行仿真的安装文件。主脚本文件为 run_sim.tcl。
- testbench/HPS_h2f_axi_sim_tb/simulation/ - 包含顶层 Testbench 和测试程序。顶层 Testbench 文件为 HPS_h2f_axi_sim_tb.v，测试程序为 master_test_program.sv。
- testbench/HPS_h2f_axi_sim_tb/simulation/submodules/ - 此子目录包含编译设计所需的 Verilog 文件。
顶层 Testbench 对 HPS 仿真模型、时钟源、复位源和主测试程序进行实例化。测试程序使用 h2f AXI Bridge 接口将命令从 HPS BFM 模型发送到 AXI 从机内存。测试程序执行定向测试，先进行四次写入，然后进行四次读取，接下来进行两次突发数据写入和两次突发数据读取。最后，测试程序验证从 AXI 从机内存读取的数据是否与写入的数据相匹配。
可以使用附带的仿真脚本以及 Mentor Graphics ModelSim 英特尔® FPGA 版仿真器运行仿真。要运行仿真，需要安装 Mentor Graphics AXI Verification IP Suite 许可证，此许可证包含在英特尔® Quartus® Prime Standard 和 Pro Edition 许可证内。要启动 ModelSim 英特尔 FPGA 版软件，请使用下面的命令，并将 -mvchome 路径指向正确的安装目录：
vsim -mvchome $QUARTUS_ROOTDIR/../ip/altera/mentor_vip_ae/common
从 HPS_h2f_axi_simulation_example/testbench/mentor/ 目录启动 ModelSim 英特尔 FPGA 版软件。然后可以执行 run_sim.tcl 脚本，从而运行仿真并查看波形。
master_test_program.sv 中的测试程序基于 Mentor Graphics AXI Verification IP Suite（英特尔 FPGA 版）中提供的示例。有关此示例的详细信息，请参阅《Mentor VIP 英特尔 FPGA 版 AMBA、AXI3 和 AXI4 用户指南》(PDF) 的第 6 章。
此用户指南的第 12 章还包含背靠背主机和从机 BFM 的示例，此外还包含使用 ModelSim 英特尔 FPGA 版、Questa 和 VCS 仿真器运行仿真的说明。