作者 此示例介绍了 VHDL 中采用一个读取操作地址端口的 256 位 x 8 位单端口 ROM 设计。合成工具能够检测 HDL 代码中的 ROM 设计，并根据目标设备架构自动推断 altsyncram 或 lpm_rom 宏功能。 图 1.单端口 rom 顶层图表 下载本示例中使用的文件： 下载 single_port_rom.zip 下载单端口 ROM README 文件 该设计的使用受英特尔® 设计示例许可协议中条款和条件的管理和约束。 表 1.单端口 ROM 端口列表 端口名称 类型 描述 addr[7:0] 输入 8 位读取地址 clk 输入 时钟输入 q[7:0] 输出 8 位输入输出 查看全部 显示较少 相关链接 Quartus® II 手册中的推荐 HDL 编码风格一章 如何使用 VHDL 示例