作者 此示例介绍了 VHDL 中的单位宽、64 位长的移位寄存器。合成工具能够检测移位寄存器组，并自动推断 altshift_taps 宏功能。实现可根据目标设备架构，在设备模块内存资源中完成。 图 1.1x64 移位寄存器顶层图表。 下载本示例中使用的文件： 下载 shift_1x64.zip 下载 1x64 移位寄存器 README 文件 该设计的使用受英特尔® 设计示例许可协议中条款和条件的管理和约束。 表 1 列出了 1x64 移位寄存器设计中的端口。 表 1.1x64 移位寄存器端口列表 端口名称 类型 说明 sr_in 输入 移位寄存器输入 enable 输入 移位使能输入 clk 输入 时钟输入 sr_out 输出 移位寄存器输出 查看全部 显示较少 相关链接 《Quartus® II 手册》中的“推荐 HDL 编码风格”一章 › 如何使用 VHDL 示例 ›