Quartus® II 软件高速差分 I/O 设计示例包括三个宏功能：
- LVDS 接收器 (altlvds_rx)
- 乘法器 (lpm_mult)
- LVDS 传输器 (altlvds_tx)。
使用 Quartus® II 软件 MegaWizard® 插件构建的 LVDS 接收器、乘法器和 LVDS 传输器模块。其连接如图 1 所示，并展示了以下性能：
- 使用 altlvds_rx 将每秒 840 兆位 (Mbps) 串行数据转换为 8 位并行数据
- 使用 lpm_mult 进行两个 8 位并行数据的乘法运算
- 使用 altlvds_tx 将乘法器输出的并行数据转换为串行数据
乘法器将在英特尔® Stratix™ 设备的专用数字信号处理 (DSP) 模块中实现。此示例的目的是展示数据转换。在 Verilog 中创建测试平台，并使用 ModelSim* - 英特尔® FPGA 工具进行模拟。
下载本示例中使用的文件：
该设计的使用受英特尔® 设计示例许可协议中条款和条件的管理和约束。
表 1.diff_io_top.zip 中包含的文件
| 目录 | 文件 | 描述 |
|---|---|---|
| src | diff_io_top.v lvds_rx.v mult.v lvds_tx.v |
实例化接收器、乘法器和传输器的顶层设计文件 MegaWizard 插件生成的 LVDS 接收器 MegaWizard 插件生成的 8 位乘法器 MegaWizard 插件生成的 LVDS 传输器 |
| sim | testbench.y diff_io_top.vo diff_io_top.sdo comp_altera_lib.do comp_gate.do gate_sim.do Stratix 库 |
实例化顶层模块，包括测试矢量 Quartus II 软件生成的 Verilog 网表，以便与 ModelSim 工具共同使用 Quartus II 软件生成的 SDF 时序文件 编译 Stratix 库的脚本 编译测试平台和门级网表的脚本 在 ModelSim 工具中运行设计的脚本 ModelSim 编译的模型 |
Simulating the Design
- 调用 ModelSim* 5.6c 工具。
- 将目录修改为模拟文件所在的位置。
- 使用命令：VSIM > do gate_sim.do 寻找脚本 gate_sim.do
180 ns 后，显示乘法结果。