Verilog HDL:加法器/减法器

author-image

作者

此示例展示了 Verilog HDL 中的双输入 8 位加法器/减法器设计。设计单元使用 add_sub 输入端口在加法与减法操作之间动态切换。

图 1.加法器/减法器顶层图。

下载本示例中使用的文件: