串行设计示例

建议用于：

  • 设备：MAX II

  • Quartus®：7.2-10.00

author-image

作者

接口协议可支持系统设计中芯片到芯片、主板到主板或机箱到机箱的连接。来自英特尔 FPGA 及合作伙伴的协议知识产权 (IP) 解决方案可满足各种各样的应用程序需求，并可在我们的 FPGA 和 ASIC 设备中使用集成收发器。接口协议解决方案以可授权的 IP 内核和参考设计以及免费的宏功能和设计示例的形式提供。

请访问我们的收发器协议部分，了解关于集成式收发器及其支持的接口协议解决方案的更多信息。

面向英特尔 MAX 10 FPGA 设备家族的设计及其开发套件可在全新的设计商店中获得。

设计示例 目标设备 支持开发套件 符合 Qsys 要求 Quartus II版本

GPIO 引脚扩展采用 MAX II CPLD 中的 12C 总线接口：AN 494 (PDF)

 MAX® II - - -

采用 MAX II CPLD 的 I2C 电池电量计接口：AN 493 (PDF)

 MAX® II - - -

执行 SMBus 控制器 MAX II CPLD：AN 502 (PDF)

 MAX® II - - 10

采用 MAX II CPLD 的多路复用 SDIO 设备：AN 509 (PDF)

 MAX® II - - -

Nios II：SPI 代理到 Avalon 主机

 Cyclone® III 英特尔 FPGA 嵌入式系统开发套件，Cyclone III 版本 - 9.1

RapidIO：系统维护代理桥接的维护主机

 - - - 全部

MAX II CPLD 中的串行外设接口 (SPI) 主机：AN 485 (PDF)

 MAX® II - - 7.2

MAX II CPLD 中适用于 GPIO 引脚扩展的 SMBus：AN 484 (PDF)

 MAX® II MDN-B2 - -

采用 MAX II CPLD 的 SPI 到 12C：AN 486 (PDF)

 MAX® II - - -

采用 MAX II CPLD 的 SPI 到 12S：AN 487 (PDF)

 MAX® II - - 10

在 MAX II CPLD 中使用内部振荡器：AN 496 (PDF)

 MAX® II MDN-B2 - 7.2
查看全部 显示较少