该设计示例突出显示了 Nios II 处理器的 Dhrystone 每秒百万条指令 (MIPS) 性能。该示例包括快速硬件设计和 Dhrystone 基准测试软件应用程序。该系统在 Stratix® II FPGA 上运行的 Nios II /f 内核中实现了超过 200 Dhrystone MIPS。您可以将此设计与 Nios II 开发套件 Stratix II 版和 Cyclone® III FPGA 开发套件一起使用。
设计规范
- 开发板支持：Nios II 开发套件 Stratix II 版和 Cyclone III FPGA 开发套件
- Nios II 内核：Nios II /f，4 KB I-缓存，2 KB d-缓存
- JTAG 调试模块：是
- 片上 RAM：64 KB
- JTAG UART：1
- 计时器：1