具有多通道数据支持的 CIC 抽取滤波器设计示例演示了如何使用级联积分梳状 (CIC) 滤波器 MegaCore 功能为多个独立数据源实施数字采样率下变频。
数字信号处理 (DSP) 系统通常需要使用多个并行通道。对于数字数据速率下变频或上变频应用（如果不同通道具有相同的速率变化要求），无需为每个输入通道复制相同的硬件，低速率硬件部分的时间共享可以提供重要的资源重用。这就是 CIC 滤波器 MegaCore 功能的多通道操作概念。
在此示例中，我们将 CIC 编译器配置为支持多个接口，以便我们可以在多输入单输出 (MISO) 模式下利用资源节省以进行抽取。图 1 展示了整个系统图。有关 CIC 多通道支持的更多信息，请参阅 CIC 编译器用户指南 (PDF)。
特性
本演示具有以下特点：
- CIC 滤波器配置为具有两个独立接口以支持并行输入数据通道。这可以让 CIC 滤波器可以分时所有输入通道的低数据梳状滤波器部分。
- 英特尔的有限脉冲响应 (FIR) 编译器配置为具有反向 sinc 频率响应，以补偿 CIC 滤波器下垂。
- FIR 编译器使用多周期变量 (MCV) 架构，该架构重用乘法器并提供额外的资源节省。有关 MCV 架构的更多信息，请参阅 FIR 编译器用户指南 (PDF)。
- 我们提供了一个设计 CIC 补偿滤波器的 MATLAB 脚本供您参考。该脚本使用频率采样方法来设计具有反向 sinc 频率响应的 FIR 滤波器。绘制了整体系统响应，以验证关键系统规格，例如通带纹波和阻带衰减。
- Avalon® 流接口用于在 MegaCore 功能之间传输来自多个数据源的数据包数据。有关 Avalon 流接口的更多信息，请参阅 Avalon 流接口规范。
- 包含 Avalon 流数据包格式转换器，以便正确交错/去交错多个数据通道。
模型
图 1 显示了下变频示例的 DSP builder 设计流程。设计示例的输入是两个独立的数据源。一个源信号是正弦波，另一个是余弦波。两者的频率均为 2.5 MHz。部分输入信号被高频附加噪声所破坏。数据源生成连续数据；因此 Avalon 流接口的 startofpacket 和 endofpacket 信号被配置为指示流数据。
在此示例中，两个并行输入数据源生成以 80 MHz 采样的流数据，总线利用率为 100%。CIC 滤波器实施了大部分的速率变化，在这种情况下，向下采样 4。配置为具有 MISO 结构，其中并行输入通道在退出 CIC 滤波器时分时梳状滤波器部分。CIC 滤波器输出交错的多通道数据，其中 startofpacket 和 endofpacket 信号指示相应的通道边界。因此，CIC 输出总线利用率为 50%。FIR 滤波器跟在 CIC 滤波器之后，为 CIC 滤波器频率下降和额外的按 2 抽取提供补偿。其输出总线利用率变为 25%。数据包格式转换器对低速率数据进行去交错并生成两个源端口用于数据显示。每个数据通道每 8 个时钟周期输出一个有效样本。
如果窄带源信号的带宽小于级联速率变化滤波器的截止频率，那么明确定义的抽取系统应保留输入信号带宽。在本例中，源信号为载波频率为 2.5 MHz 的正弦信号，小于设计的截止频率 4 MHz。正如预期的那样，输出信号频谱在 2.5 MHz 处有一个尖峰，并且高频噪声被滤除。
下载本示例中使用的文件：
- 下载 cic-miso.zip（版本 7.2）
- 下载自述文件（版本 7.2）
该设计的使用受英特尔® 设计示例许可协议中条款和条件的管理和约束。
参数
表 1 和表 2 列出了插值示例中使用的参数设置。