为什么 Synopsys VCS* 模拟器生成的 Agilex™ 5 FPGAs模拟结果不正确？

Agilex™ 5 FPGAs不支持 Synopsys VCS* 两步流程（一步编译和阐述，下一步模拟）。如果使用单个 VCS 命令行 run_vcs指定所有 IP 和 Quartus® 仿真库源文件，则使用 Synopsys VCS 仿真器仿真多 IP 设计时，您可能会看到不正确的仿真结果。

按照以下步骤将 Synopsys VCS* 模拟器与 VCS MX 流配合使用：

1. 使用 mkdir 命令创建设计库
2. 使用 vlogan 或 vhdlan 命令将所有 IP 和 Quartus® 仿真库源文件编译到各自的库中
3. 使用 vcs 命令详细说明顶层设计，而不指定第 2 步中编译的源文件
4. 使用生成的 simv 可执行文件仿真您的设计

上述步骤有时称为 VCS 或 VCS MX 三步流程（一步编译，下一步详细说明，最后一步模拟）。

有关要编译哪些库文件、命令示例和命令参数的信息，请参阅 Platform Designer 生成的 VCS MX 仿真设置脚本 （/synopsys/vcsmx/vcsmx_setup.sh）。

如果您之前使用 Platform Designer 生成的 VCS 仿真设置脚本 （/synopsys/vcs/vcs_setup.sh），请切换至 使用 Platform Designer 生成的 VCS MX 仿真设置脚本 （/synopsys/vcsmx/vcsmx_setup.sh）。

有关合并生成的 Synopsys VCS MX 仿真脚本以用于顶级项目仿真设置脚本的更多指南，请参阅 Quartus® Prime 专业版用户指南：第三方仿真 。