文章 ID: 000096228 内容类型: Product Information & Documentation 上次审核日期: 2023 年 09 月 05 日

如何理解“表89.英特尔 Arria 10 台设备的 IOE 可编程延迟“,列英特尔® Arria® 10 设备数据表中?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明
    1. 英特尔® Arria®10 GPIO 手册中提到的“50 ps 增量延迟”的句子不是确切的值。这只是一个解释“偏移”值和“最大延迟”之间关系的示例。用户应参考数据表了解确切的 IOE 延迟值。
    2. 在 英特尔® Arria® 10 器件数据表中,表 89 显示了不同速度等级的最大延迟值以及输入和输出引脚的偏移值范围。但该表并没有完全解释它们的关系。

    解决方法

    英特尔® Arria® 10 内核结构和通用 I/O 手册第 5.5.3.3 章中。可编程 IOE 延迟,有一句话提到“50 ps 增量延迟”。它不是一个精确的值,而只是一个解释“偏移”值和“最大延迟”之间关系的示例。用户应参考数据表了解确切的 IOE 延迟值。

    英特尔® Arria® 10 设备数据表中 表 89.对于 英特尔® Arria® 10 台设备的 IOE 可编程延迟,我们可以看到,不同速度等级的设备有不同的最大 IOE 延迟。我们可以在 0~15 范围内调整输出路径的输出延迟链设置 (IO_IN_DLY_CHN),即 16 分割分辨率。对于输入路径,输入延迟链设置 (IO_OUT_DLY_CHN) 参数范围为 0~63,64 分分辨率。

    将句子简化为公式如下:

    对于输出引脚,如果我们将IO_OUT_DLY_CHN设置为 N,

    输出路径增量延迟 = 最大输出延迟 / 16

    输出延迟值 = 最大输出延迟 / 16 × (N + 1)

    对于输入引脚,如果我们将IO_IN_DLY_CHN设置为 N,

    输入路径增量延迟 = 最大输出延迟 / 64

    输出延迟值 = 最大输出延迟 / 64 × (N + 1)

    例如,慢速模型 -E3S 输入延迟可以设置在 0-6.035 ns 的范围内,步长为 6.035 ns/64=0.0943 ns。

    但是,我们必须知道,IO 延迟链不是 PVT 补偿的。该值随工艺、电压和温度而变化。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。