文章 ID: 000092452 内容类型: 故障排除 上次审核日期: 2023 年 08 月 15 日

为什么在外部环回中使用 F-Tile JESD204C 英特尔® FPGA IP的 JESD204C 设计示例会出现稳定性问题?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件版本 22.3 存在问题,在外部环回中使用 F-Tile JESD204C 英特尔® FPGA IP的 JESD204C 设计示例可能会遇到稳定性问题。

    根据您使用的确切变体,这些问题可能会表现为 emb_unlock_err、sh_unlock_err、rx_gb_underflow_err、cmd_par_err、invalid_eoemb、invalid_eomb、invalid_sync_headerlane_deskew_err事件。

    解决方法

    对于英特尔® Quartus® Prime Pro Edition 软件版本 22.3,可提供修补程序来修复此问题。
    从以下相应链接下载安装 p atch 0.11,然后重新生成您的编程文件。

    此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。