文章 ID: 000092446 内容类型: 勘误 上次审核日期: 2023 年 08 月 25 日

为什么采用单段设计的 F-Tile Interlaken 英特尔® FPGA IP的变送器路径上会出现下溢错误?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件 22.3 及更早版本存在问题,您可能会在 F-Tile Interlaken 英特尔® FPGA IP单段设计中看到断言itx_underflow。这将导致物理介质附件 (PMA) 失去锁定。

    解决方法

    发生错误时,您需要 同时重置 F-Tile Interlaken 英特尔® FPGA IP 收发器 以重新建立链路。

    此问题已在 英特尔® Quartus® Prime 专业版软件版本 22.4 中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。