文章 ID: 000092438 内容类型: 错误讯息 上次审核日期: 2022 年 10 月 07 日

错误(272006):MGL_INTERNAL_ERROR:端口 <altera_syncram_instance_hierarchy> 已为 inst altera_syncram_impl1|dffe inst ecc_addr_reg|d 分配</altera_syncram_instance_hierarchy>

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件 22.2 及更早版本出现问题,在简单双端口 RAM 的合成阶段,当使用以下配置时,您可能会在编译过程中看到此错误消息:

    ·参数device_family = “Agilex”

    ·参数ram_block_type = “M20K”

    ·参数enable_ecc = “TRUE”

    ·参数address_aclr_b = “ACLEAR”

    ·参数outdata_reg_b = “CLOCK0/CLOCK1”

    ·宽度 xnumwords 大于 20480 位(使用的 M20K 超过 1 M20K)

    ·未使用读取启用信号

     

     

    解决方法

    有补丁可用于修复英特尔® Quartus® Prime 专业版软件 21.4 和 22.2 版的此问题

    从以下链接下载并安装补丁:

    对于英特尔® Quartus® Prime 专业版软件版本 21.4:

    对于英特尔® Quartus® Prime 专业版软件版本 22.2:

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.3 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。