文章 ID: 000092243 内容类型: 错误讯息 上次审核日期: 2023 年 02 月 08 日

错误 (19433):通过逻辑单元(信号名称)在外设与 DSP 或 RAM(信号名称)之间传输,将让时序传输是不可能的

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 外部内存接口英特尔® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在编译设计时,您可能会收到以下错误消息:使用 英特尔® Quartus® Prime 专业版软件,将外部内存接口英特尔® Stratix® 10 FPGA IP 直接阻止 RAM。

    解决方法

    您可以通过在外部内存接口英特尔® Stratix® 10 FPGA IP 和 Block RAM 之间添加一个或多个管线阶段来避免此错误。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。