文章 ID: 000091946 内容类型: 故障排除上次审核日期: 2023 年 02 月 16 日

为什么用于 PCI Express* 的英特尔® Stratix® 10 L-tile 和 H-tile Avalon® 流英特尔® FPGA IP设计示例在时序分析器设置摘要中缺少两个设置时钟？

环境

错误 ID: 16017130025

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 22.2 已修复版本: 22.3

FPGA 知识产权

适用于 PCI Express* 的 Avalon-ST 英特尔® Stratix® 10 硬核 IP

已找到版本: 23.0.0

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于英特尔® Quartus® Prime 专业版软件版本 22.2 出现问题，在为英特尔® Stratix® 10 个FPGA设备编译面向 PCI Express* 的 L-tile 和 H-tile Avalon® 流传输英特尔® FPGA IP时，设置摘要中缺少以下时钟。

dut|dut|altera_pcie_s10_hip_ast_pipen1b_inst|altera_pcie_s10_hip_ast_pllnphy_inst|g_phy_g3x16.phy_g3x16|phy_g3x16|xcvr_hip_native|ch0
dut|dut|altera_avst512_iopll|altera_ep_g3x16_avst512_io_pll_s10_outclk0

解决方法

此问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.3 开始修复。