文章 ID: 000091659 内容类型: Product Information & Documentation 上次审核日期: 2022 年 09 月 01 日

最终英特尔® Stratix® 10 个 IBIS 模型是否有任何更新或更改?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

是的,对最终英特尔® Stratix® 10 IBIS 模型、 Stratix10 models.xls (模型列表)和 stratix10_v3p0.ibs( Stratix10.zip 中的 IBIS 文件)进行了一些更新/更改,如下所示

1. 在 stratix10 models.xls 文件中,我们删除了 dsstl12、dpod12、sstl12 和 pod12 IBIS 模型名称,并结合了 p0 和 s1 或 p0 以及片上终端 (OCT) 的组合设置。

这是因为模型 dsstl12、dpod12、sstl12 和 pod12 错误地列有预加重设置 0 (p0)。这些 I/O 标准在旋转速率为 1 时不支持对 0 的预加重设置。


2. 在 stratix10_v3p0.ibs 文件中,我们已经在 [Pin] 关键字下添加了sstl18ii_in_hps_lv IBIS 模型名称。

这是因为存在sstl18ii_in_hps_lv模型,但是在 [Pin] 关键字下的细分部分中缺失。

 

3. 在 stratix10_v3p0.ibs 和 stratix10 models.xls 文件中,我们已经从 1.2V、1.5V、1.8V、2.5V、3.0V LVCMOS 和 3.0V LVTTL IBIS 模型名称中删除了“p0”设置。

这是因为 1.2V、1.5V、1.8V、2.5V、3.0V LVCMOS 和 3.0V LVTTL 的模型错误地包含了 p0 设置。这些 I/O 标准不支持预加重功能。

 

4. 在 Stratix10 models.xls 文件中,我们添加了支持 HPS I/O 组的 1.8V LVCMOS IBIS 模型名称。

这是因为 Stratix10 models.xls 文件中缺少支持 HPS I/O 组的 1.8V LVCMOS IBIS 模型名称。缺少的型号
a.   18_io_d10s0_hps_lv
B。   18_io_d10s1_hps_lv
c. 18_io_d12s0_hps_lv
d. 18_io_d12s1_hps_lv
e.   18_io_d16s0_hps_lv
F。   18_io_d16s1_hps_lv
G。   18_io_d2s0_hps_lv
H。   18_io_d4s0_hps_lv
i. 18_io_d4s1_hps_lv
J。   18_io_d6s0_hps_lv
K。   18_io_d6s1_hps_lv
l. 18_io_d8s0_hps_lv
m. 18_io_d8s1_hps_lv
n.   18_io_r25_hps_lv
o.   18_io_r50_hps_lv

解决方法

英特尔® Stratix® 10 个模型。xls 和 stratix10_v3p0.ibs 文件将在将来的修订版中进行纠正。

 

 

相关产品

本文适用于 1 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。