文章 ID: 000091457 内容类型: 勘误 上次审核日期: 2022 年 07 月 07 日

为什么 R-tile Avalon® 流英特尔® FPGA IP PCI Express* 无法接收 VirtIO 交易级别数据包?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 22.1 及更早版本出现问题,PCI Express* 的 R-tile Avalon® 流传输英特尔® FPGA IP地址解码在接收 VirtIO 事务级别数据包 (TLP) 时可能会失灵,导致 TLP 被忽略。
     

    解决方法

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.2 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。