说明
由于英特尔® Quartus® Prime 专业版软件版本 22.2 存在问题，英特尔® FPGA IP生成以太网 E-Tile 硬 IP 的设计示例（选择QSYS作为设计环境模式）可能无法编译和仿真，并显示以下错误消息。您可能会看到可以成功编译的 QSYS 模式设计示例的硬件出现故障。错误消息因 IP 设置而异。
英特尔® Quartus® Prime Pro 编译错误和警告消息示例：
- 错误 （13458）：alt_ehipc3_hw.v（423） 处的 Verilog HDL 连续赋值错误：赋值左侧的对象“o_sl_tx_ready_1”必须具有网络类型
- 错误（129001）：凌动上的输入端口 REFCLK “iopll_sclk_todsync_inst|altera_iopll_0|stratix10_altera_iopll_i|s10_iopll.fourteennm_pll” 是一个fourteennm_iopll基元，未合法连接和/或配置
- 警告 （16788）： 网络“i_clk_ref_0”在 alt_ehipc3_hw.v（260） 中没有驱动程序
- 警告 （16788）： 网络“i_sl_clk_tx_0”在 alt_ehipc3_hw.v（272） 中没有驱动程序
仿真错误消息示例：
- 错误（可抑制）：./basic_avl_tb_top.sv（175）：（vopt-2912）在模块'ex_25G'中找不到端口'i_clk_ref'（第一次连接）
- 错误（可抑制）：./basic_avl_tb_top.sv（196）：（vopt-2912） 在模块'ex_25G'中找不到端口'i_sl_clk_tx'（第 3 次连接）
解决方法
要在 英特尔® Quartus® Prime 专业版软件 v22.2 中解决此问题，请在本机设计环境模式下生成设计示例。
此问题已在版本 22.3 英特尔® Quartus® Prime Pro Edition 软件中修复。