文章 ID: 000090985 内容类型: 勘误 上次审核日期: 2023 年 04 月 03 日

为什么在用于 PCI Express 的 P-Tile Avalon®流英特尔® FPGA IP使用 P-Tile Avalon®流英特尔® FPGA IP时,虚拟功能仍能保持待处理位?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 接口
  • Apple family*

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    详英特尔 Agilex® 7 ES 设备勘误表和用户指南 (ES-1069) 中的一个已知问题。在使用面向 PCI Express 的 P-Tile Avalon®流英特尔® FPGA IP,并启用了多功能功能时,每个虚拟功能的 PCI Express 设备状态寄存器(offset 0x07Ah bit [5]:待处理位)作为写入-1 到清除状态寄存器 (RW1C) 实施。PCI Express 基本规范修订版本 4.0 版本 1.0 规定启用多功能功能时,必须将此寄存器作为只读 (RO) 实施。此问题不会导致功能故障。

    解决方法

    没有计划来解决这个问题。为解决此问题,应用逻辑可以使用配置拦截接口 (CII) 或直接用户Avalon®内存映射接口来修改对此寄存器的配置访问。

    相关产品

    本文适用于 2 产品

    英特尔® Stratix® 10 DX FPGA
    英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。