详英特尔 Agilex® 7 ES 设备勘误表和用户指南 (ES-1069) 中的一个已知问题。在使用面向 PCI Express 的 P-Tile Avalon®流英特尔® FPGA IP,并启用了多功能功能时,每个虚拟功能的 PCI Express 设备状态寄存器(offset 0x07Ah bit [5]:待处理位)作为写入-1 到清除状态寄存器 (RW1C) 实施。PCI Express 基本规范修订版本 4.0 版本 1.0 规定启用多功能功能时,必须将此寄存器作为只读 (RO) 实施。此问题不会导致功能故障。
没有计划来解决这个问题。为解决此问题,应用逻辑可以使用配置拦截接口 (CII) 或直接用户Avalon®内存映射接口来修改对此寄存器的配置访问。