说明
由于英特尔® Quartus® Prime 专业版软件版本 22.1 出现问题，由于来自 SDI RX 内核的 FVH 同步信号输出不是子卡上同步 TX 和 RX 之间时钟所需的外部 VCXO 的可接受源，因此 F-Tile SDI II 英特尔® FPGA IP并行环回（带外部 VCXO 设计示例）比 SD-SDI 视频标准所需的抖动更大。这个问题会影响三速率和多速率 SDI 视频标准，因为 SD-SDI 是受支持的标准的一部分。 这一问题还将影响英特尔在设计中采用 TI LMH1983 芯片的 VCXO 实施后的任何® 英特尔 Agilex 7 FPGA设计。
解决方法
要解决此问题，请使用两种可能的解决方案之一：
1. 使用 F-Tile SDI II 英特尔® FPGA IP不带外部 VCXO 的并行环回设计示例。该设计支持三速率和多速率 SDI 视频标准（包括 SD-SDI），同时使用内部 PLL 同步 TX 和 RX 之间的时钟。
2. 使用外部同步时钟分离器芯片（例如 TI LMH1981）来生成 FVH 计时信号，并将信号馈送至外部 VCXO （TI LMH1983），如 图 1 所示。TI LMH1981 外部时钟分离器在 Nextera 上可用，Terasic 12G SDI-FMC 子卡上也可使用，用户必须相应地为 TI LMH1981 提供 Genlock 输入。
图 1。
