文章 ID: 000090313 内容类型: 错误讯息 上次审核日期: 2022 年 04 月 06 日

为什么使用错误消息寄存器卸载器英特尔® FPGA IP报告无限制的时钟错误?

环境

  • 英特尔® Quartus® Prime 标准版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 标准版软件版本 20.1 及更高版本出现问题,使用"错误消息寄存器卸载器"英特尔® FPGA IP时,时序分析器的检查时序报告报告为无约束时钟,如下所示。Cyclone® V FPGAs上会发生此问题。

    emr_unloader_component|current_state。STATE_CLOCKHIGH;节点被确定为馈送时钟端口,但未进行相关的时钟分配。

    emr_unloader_component|crcblock_atom:emr_atom|generate_crcblock_atom.emr_atom~FF_**没有时钟支持该寄存器的时钟端口。

    解决方法

    要解决此问题,请将create_generated_clock限制添加到 SDC 文件中。

    例如:

    create_generated_clock名 emr_unloader_STATE_CLOCKHIGH源 [get_ports {}][get_keepers {|EMR_unloader0:inst|EMR_unloader0_emr_unloader2_0:emr_unloader2_0|altera_emr_unloader:emr_unloader_component|current_state。STATE_CLOCKHIGH}]

     

     

    相关产品

    本文适用于 1 产品

    Cyclone® V FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。