文章 ID: 000090306 内容类型: 故障排除 上次审核日期: 2023 年 04 月 18 日

当英特尔 Agilex 7 设备中使用FPGA对 HPS 接口 CCU 模式时,FPGA大师为何无法从高速缓存中®读取信息以获得最新价值?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在 CCU 模式下使用FPGA对 HPS 接口时,期望FPGA大师从高速缓存读取,以获得最新的值。但是可能会发生一个问题,因为FPGA大师无法获得最新的价值。

解决方法

高速缓存一致性要求多个主在 ACE-lite 接口中具有相同的 AxPROT 值的交易,这些事务定义了读/写访问权限的权限。

当在 Linux (EL1) 或 ATF U-Boot (EL2) 中运行的 HPS 写入或从 HPS SDRAM 读取时。它指的是非安全/特权交易。FPGA大师应该使用相同的 AxPROT 值 (b'011)来确保它可以从高速缓存中读出最新的值。

在 ATF/SPL (EL3) 或非 ATF U-Boot (EL3) 写入或从 HPS SDRAM 中读取的 HPS 运行时,它指的是安全/特权交易。FPGA大师应该使用相同的 AxPROT 值 (b'001),以确保它可以从高速缓存中读出最新的值。

有关 ACE-Lite 协议和 AxPROT 的更多信息,请参阅

https://developer.arm.com/documentation/ihi0022/e/AMBA-AXI3-and-AXI4-Protocol-Specification

相关产品

本文适用于 1 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。