文章 ID: 000088423 内容类型: 故障排除 上次审核日期: 2023 年 01 月 06 日

为什么我的 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP设计无法在支持逻辑生成阶段编译,因为该设计至少有一个多个 PMA 通道变体,而“数据路径时钟模式”设置为“PMA”) ?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 收发器 PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件 v21.3 有一个问题,当设计有至少一个变体为“数据路径时钟模式”设置为“PMA”的多个 PMA 通道时,将无法在支持逻辑生成阶段中编译为“错误 (21842):解算器找不到解决方案”消息。

    解决方法

    这个问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.1 开始修复。

    要解决英特尔® Quartus® Prime 专业版软件 21.4 或更早版本中的这一问题,请将您的多个 PMA 通道替换为一个单通道版本的多个实例。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。