文章 ID: 000088120 内容类型: 兼容性上次审核日期: 2021 年 12 月 13 日

DisplayPort 为何英特尔® Stratix® 10 FPGA IP 设计示例，无法进行高位速率 3 （HBR3）的 RX 链路训练？

环境

错误 ID: 14013187481

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 20.3 已修复版本: 20.4

FPGA 知识产权

DisplayPort*

已找到版本: 19.4 已修复版本: 20.4

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于英特尔® Quartus® Prime 设计软件 20.3 版及更早版本生成的 DisplayPort 英特尔® Stratix® 10 FPGA IP 设计示例出现问题，您可以观察 HBR3 的 RX 链路训练故障以及连接到 HBR2 的链路。

解决方法

要在英特尔® Quartus® Prime Pro Edition Software 20.3 版和更早版本中解决此问题， 请按照 以下步骤操作：

1.更换。/rtl/rx_phy/rx_phy_top.v，rx_phy_top.v

2.更换。/rtl/tx_phy/tx_phy_top.v，tx_phy_top.v

3. 以intel_reconfig_alt_s10.v 替换 ./rtl/bitec_reconfig_alt_s10.v

这一问题已在英特尔® Quartus® Prime Pro Edition 软件版本 20.4 和更高版本中解决。