说明
由于英特尔® Quartus® Prime Pro Edition 软件版本 21.3 出现问题，在编译面向 7 设备英特尔 Agilex并且包括英特尔 Agilex 7 FPGA® IP 的任何外部内存接口 ® 的设计时，您可能会看到此内部错误。
由于用于位置分配的 EMIF 子组不连续，因此设备分配的引脚输出无效，便会发生此错误。
解决方法
为了避免此错误，更正引脚分配，以便为外部内存接口创建有效的设备引脚英特尔 Agilex® 7 FPGA IP。
请参阅 外部内存接口 英特尔 Agilex® FPGA IP 用户指南：英特尔 Agilex FPGA EMIF IP 引脚和资源规划，为设计创建有效的引脚分配。
此外，您可能会发现以下文档很有帮助：Agilex EMIF Pin Planner 工具和 Agilex EMIF 引脚信息文档。
此问题从英特尔® Quartus® Prime Pro Edition 软件版本 21.4 开始修复。