由于英特尔® Quartus® Prime 专业版软件版本 20.1 出现问题,当您将外部内存接口的"pll_ref_clk"端口英特尔® Stratix® 10 FPGA IP 连接到不受支持的时钟源(例如时钟源 BFM 英特尔® FPGA IP)时,可能会看到此内部错误。
为了避免此错误,直接从外部时钟引脚驱动"pll_ref_clk"。
由于英特尔® Quartus® Prime 专业版软件版本 20.1 出现问题,当您将外部内存接口的"pll_ref_clk"端口英特尔® Stratix® 10 FPGA IP 连接到不受支持的时钟源(例如时钟源 BFM 英特尔® FPGA IP)时,可能会看到此内部错误。
为了避免此错误,直接从外部时钟引脚驱动"pll_ref_clk"。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。