文章 ID: 000087757 内容类型: 勘误 上次审核日期: 2023 年 09 月 04 日

当 IEEE* 1588 PTP 或自动协商 (AN) 和链路训练 (LT) 或同时启用这两个功能时,为什么在 Questa* 英特尔® FPGA 版的 F-tile 以太网英特尔® FPGA Hard IP模拟中没有置位o_rx_pcs_fully_aligned信号?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime 专业版软件 21.3 版存在问题,F-Tile 以太网英特尔® FPGA Hard IP无法正确配置 Questa* 英特尔® FPGA 版仿真环境。

    F-Tile 以太网 英特尔® FPGA Hard IP 需要环境设置的宏定义支持,而 Questa* 英特尔® FPGA 版模拟器不提供。

    因此, o_rx_pcs_fully_aligned 信号未置位,仿真无法完成 RX 复位序列。

    解决方法

    从 Prime 专业版软件版本 22.1 开始英特尔® Quartus®您可以通过 Questa* 英特尔® FPGA 版仿真 OEM 运行 F-Tile 以太网英特尔® FPGA Hard IP PTP 仿真。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。